Ontwerpprincipes en selectieoverwegingen voor fractionele frequenties in kristaloscillatoren
Bij het ontwerpen van hardwarekloksystemen komen ingenieurs vaak een klasse van schijnbaar "onregelmatige" kristaloscillatorfrequenties tegen, zoals 11,0592 MHz, 3,579545 MHz en 19,6608 MHz. Deze frequenties met decimale componenten worden niet willekeurig gekozen, maar zijn het onvermijdelijke resultaat van ontwerpoverwegingen op basis van communicatieprotocollen, frequentieverdelingsbeperkingen en systeemniveau-omkeervereisten. Vertrekkend van de fundamentele principes analyseert dit artikel de logica achter het genereren van fractionele frequenties en biedt het praktische screeningmethoden voor componentselectie.
- Kernontwerplogica van fractionele frequentiepunten
Als systeemklokbron wordt de frequentieselectie van de kristaloscillator altijd afgestemd op de precieze timingvereisten van stroomafwaartse digitale circuits (zoals PLL's, verdelers en seriële communicatie). De opkomst van fractionele frequentiepunten komt voornamelijk voort uit de volgende vier soorten ontwerpbeperkingen:
1.Aanpassing aan de UART-integerverdeling om fouten te garanderen-Gratis seriële baudsnelheden
De seriële baudsnelheid wordt afgeleid van de systeemklok via deling van gehele getallen, volgens de volgende formule: Baudsnelheid=Klokfrequentie / Deelfactor
Om nauwkeurig standaard baudrates te genereren (zoals 9600, 19200 of 115200 bps), moet de klokfrequentie zonder rest deelbaar zijn door de deler. Nemen we 1,8432 MHz als voorbeeld, na 16-voudige overbemonstering:
1,8432 MHz ÷ 16=115.2 kHz, wat overeenkomt met 115200 bps.
Op dezelfde manier zijn 11,0592 MHz en 19,6608 MHz respectievelijk 6 keer en 10,666… keer 1,8432 MHz (eigenlijk vereist 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666… een PLL), maar het is gebruikelijker om ze rechtstreeks te gebruiken als de klokfrequentie voor MCU’s zoals de 51 micro-controller, waardoor de interne UART-verdeler om door middel van deling alle standaard baudrates te genereren. Als een gehele frequentie van 20 MHz wordt geselecteerd, kan deze niet gelijkmatig worden gedeeld door 115.200, wat resulteert in cumulatieve fouten en framefouten of pakketverlies.
2. Ondersteuning voor een architectuur met binaire frequentie-verdeling vereenvoudigt het ontwerp van de klokboom
Frequenties zoals 20,48 MHz, 10,24 MHz en 5,12 MHz kunnen allemaal worden uitgedrukt als 2ⁿ × 10 kHz (bijvoorbeeld 20,48 MHz=2048 × 10 kHz). Nadat deze frequenties in cascade zijn gebracht via binaire frequentieverdeling, kunnen sub-klokdomeinen zoals 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz, enzovoort worden gegenereerd. Deze aanpak is zeer geschikt voor het implementeren van frequentiedeling met behulp van binaire tellers of schuifregisters, wat resulteert in een eenvoudige circuitstructuur met goed gedefinieerde faserelaties en consistente timingmarges tussen de verschillende in frequentie verdeelde klokken. Deze frequenties worden vaak gebruikt als basisfrequenties in industriële DSP's, PLC's en servoaandrijvingen.
3. Gesynthetiseerd via PLL om te voldoen aan de hoge-standaarden voor communicatie en audio/video-sampling
Moderne SoC's, optische modules en videoprocessors bevatten PLL's, die doorgaans standaard gehele frequenties (zoals 25 MHz of 24 MHz) als referentie gebruiken en vervolgens specifieke niet-standaardfrequenties genereren via deling of vermenigvuldiging van gehele getallen, of fractionele deling. Typische voorbeelden zijn onder meer:
74,25 MHz: de videobemonsteringsklok met hoge-definitie, gedefinieerd door de SMPTE-standaard, gebruikt voor formaten zoals 1080i en 720p;
33,1776 MHz: vaak aangetroffen in audiocodecs en breedband RF-front-'s; bij gebruik met een PLL kan het nauwkeurig de audiobemonsteringsfrequentiefamilies van 44,1 kHz of 48 kHz genereren;
25,000625 MHz: Bepaalde Ethernet PHY's gebruiken een 25 MHz-klok met een fractionele PLL om een precieze seriële gegevenssnelheid van 125 MHz te genereren ter ondersteuning van een lijnsnelheid van 1 Gbps (merk op dat in de praktijk vaak gehele veelvouden van 25 MHz worden gebruikt; dit wordt hier alleen ter illustratie gegeven).
Opgemerkt moet worden dat fractionele frequentiedeling deterministische jitter en valse signalen introduceert. Voor toepassingen die gevoelig zijn voor faseruis moet prioriteit worden gegeven aan doelfrequenties die rechtstreeks kunnen worden verkregen via geheeltallige frequentiedeling, of aan het gebruik van PLL's met weinig ruis en op de juiste manier geconfigureerde lusbandbreedtes.
4. Naleving van historische industriële protocollen en EMC-overwegingen
Historische protocollen: USB 2.0 specificeert een hoge-kloksnelheid van 48 MHz; Ethernet MAC's gebruiken 25 MHz of 125 MHz; en real{5}}klokken (RTC's) werken op 32,768 kHz (2¹⁵ Hz). Deze frequenties zijn vastgelegd toen de standaarden werden vastgesteld en zijn sindsdien in de hele industriële keten overgenomen, waardoor ze de facto standaarden zijn geworden.
Elektromagnetische compatibiliteit (EMC): hogere- harmonischen van gehele frequenties kunnen overlappen met de stroomtoevoer-, RF- of draadloze communicatiebanden, waardoor interferentie ontstaat. Het selecteren van een oscillatorfrequentie met een fractionele component kan harmonische energie verspreiden of verschuiven, waardoor de EMI-risico's worden verminderd en de kosten van filtering en afscherming worden verlaagd.
- Andere sleutelfactoren bij de selectie van kristaloscillatoren
Naast de frequentiewaarde zijn de volgende technische factoren even belangrijk voor de selectie:
Faseruis en jitter
Hoewel PLL's elke frequentie kunnen synthetiseren, verslechtert fractionele frequentiedeling de nabij-eindfaseruis en willekeurige jitter aanzienlijk. Voor toepassingen zoals optische modules met hoge-snelheid, millimeter-golfradar of 5G fronthaul, wordt aanbevolen om direct kristaloscillatoren te selecteren met eigen frequenties die voldoen aan de faseruisspecificaties om later onvoldoende signaalintegriteitsmarges te voorkomen.
Doorlooptijd en kosten
Niet-standaard- of aangepaste frequenties vereisen doorgaans lange doorlooptijden en brengen hoge engineeringkosten met zich mee. Binnen aanvaardbare prestatielimieten moet prioriteit worden gegeven aan industriële-standaardfrequenties (zoals gewone gehele frequenties zoals 25 MHz, 27 MHz, 40 MHz en 50 MHz, evenals de standaard fractionele frequenties die in dit artikel worden genoemd) om de R&D-cyclus te verkorten en de stuklijstkosten onder controle te houden.
Compatibiliteit met binnenlandse vervangers
Momenteel dekken binnenlandse fabrikanten van kwartskristaloscillatoren de overgrote meerderheid van de algemeen gebruikte gehele en fractionele standaardfrequenties. Let bij het selecteren van een apparaat op de stabiliteit van de voeding, temperatuurkarakteristieken (zoals ±10 ppm en ±20 ppm) en belastingscapaciteitsparameters om compatibiliteit met de klokingangsvereisten van de hostcontrollerchip te garanderen.
- Praktische selectieaanbevelingen
Eerst,bepaal de systeemklokbeperkingen: Maak een lijst van de precieze klokfrequenties die nodig zijn voor alle randapparatuur (UART, I2S, SPI, Ethernet, USB, Video) en hun toegestane foutmarges.
Leid de fundamentele frequentie van de kristaloscillator omgekeerd af:Als de microcontroller een ingebouwde-PLL heeft, selecteert u een referentiekristaloscillator die de doelfrequenties kan genereren via geheeltallige of lage- fractionele delingsverhoudingen. Geef prioriteit aan frequenties met een deelverhouding kleiner dan 100 en een noemer die een macht van 2 is.
Controleer de delingsfout: Bereken of de deelfout kleiner is dan de maximale afwijking van de baudsnelheid/bemonsteringssnelheid die door de randapparatuur is toegestaan (doorgaans < ±2%).
EMI-risico beoordelen:Voer een spectrale analyse uit van hoogfrequente harmonischen; Selecteer indien nodig een frequentiepunt dat afwijkt van harmonischen in de gehele--orde.
Houd rekening met beschikbaarheid en kosten: Terwijl u aan de prestatie-eisen voldoet, selecteert u een model met ruime beschikbaarheid op de markt en een pakkettype (bijvoorbeeld HC-49S, SMD 3,2 x 2,5 mm) dat voldoet aan de productie-eisen.